G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 13777

Опубликовано: 30.12.2010

Авторы: Романенко Дмитрий Михайлович, Шиман Дмитрий Васильевич, Урбанович Павел Павлович, Пацей Наталья Владимировна

МПК: G11C 11/00, G11C 29/00

Метки: устройство, запоминающее

Текст:

...диагональными проверками (16). Сущность метода заключается в том, что система памяти состоит из 1 кристаллов, из которых имеют внутренние схемы дешифрации адреса, а (1)-й кристалл является устройством для хранения паритетов строк и столбцов (, ), первых и вторых объединенных диагональных паритетов (1 и 2), а также паритета контрольной суммы . Из этого следует, что вычисление проверочных символов осуществляется в четырех направлениях (, ,...

Номер патента: 7277

Опубликовано: 30.09.2005

Авторы: Урбанович Павел Павлович, Романенко Дмитрий Михайлович

МПК: G11C 11/00, G11C 29/00

Метки: устройство, запоминающее

Текст:

...-паритета связаны со вторыми информационными входами устройства, выходы второго блока вычисления -паритета соединены с третьей группой информационных входов (1)-го кристалла памяти. Сущность метода заключается в том, что система памяти состоит из 1 кристаллов, из которых имеют внутренние схемы дешифрации адреса и формирования паритетов строк и столбцов (, ), а (1)-ый кристалл является устройством для хранения вертикального паритета ....

Номер патента: 7195

Опубликовано: 30.09.2005

Авторы: Земляков Алексей Леонидович, Конопелько Валерий Константинович, Липницкий Валерий Антонович

МПК: G11C 29/00

Метки: ошибок, модуля, коррекции, декодирования, устройство

Текст:

...соединены с выходами селектора указания начального местоположения ошибок, а выходы являются вторыми входами селектора указания текущего местоположения ошибок. Сущность данного изобретения заключается в том, что предлагаемое устройство корректирует ошибки любой кратности в пределах модуля с высоким быстродействием за счет применения специальной обработки кода Рида-Соломона, введения в устройство блока формирования векторов норм синдромов и...

Номер патента: 4563

Опубликовано: 30.06.2002

Авторы: Урбанович Павел Павлович, Романенко Дмитрий Михайлович

МПК: G11C 29/00, G11C 11/00

Метки: запоминающее, устройство

Текст:

...и назначение шин 8 и 9 будет рассмотрено ниже на конкретном примере). В соответствии с кодом адреса на шинах 9 формируется новый (внутренний) код адреса 10, 11, соответствующий адресу годного поднакопителя (часть накопителя) кристаллов 4 и адресу кристалла, имеющего годные накопители. Блок внешней памяти 2 может представлять собой программируемое или оперативное ЗУ. В первом случае входы 15 являются управляющими для программирования, во...

Номер патента: 3907

Опубликовано: 30.06.2001

Авторы: Власова Галина Александровна, Конопелько Валерий Константинович

МПК: G11C 29/00

Метки: двойных, декодирования, устройство, коррекции, ошибок

Текст:

...синдрома 7 и входами первого дешифратора указания степени элементов поля 8, вторые выходы 9 блока вычисления синдрома соединены со вторыми входами блока анализа синдрома и входами второго дешифратора указания степени элементов поля 10, третий выход 11 блока вычисления синдрома соединен с первым входом блока анализа ошибок в разряде контроля четности 12,первым входом блока анализа трехкратных ошибок 13 и первым входом блока анализа...

Номер патента: 2807

Опубликовано: 30.06.1999

Авторы: Урбанович Павел Павлович, Майоров Сергей Александрович

МПК: G11C 29/00

Метки: устройство, запоминающее

Текст:

...выходу блока реконфигурации, соединенному с первым выходом программируемых элементов памяти, а переключающие элементы выполнены в виде транзисторных ключей. Сущность изобретения заключается в том, что на входах мажоритарнго элемента, входами соединенного с триадой блоков памяти (бездефектных или содержащих дефектные элементы памяти по разным, не совпадающим адресам), всегда два считанных символа из трех будут верными. При этом, если...

Номер патента: 2458

Опубликовано: 30.12.1998

Авторы: Семашко Александр Николаевич, Подрубный Олег Владимирович, Лозицкий Юрий Андреевич, Чернухо Борис Николаевич

МПК: G11C 19/00, G11C 29/00

Метки: регистров, матрица, сдвига

Текст:

...К 2.1-2.4, сумматоры по модулю два 3.1-3.4, блоки сравнения 4.1-4.4 и элементы И 5.1-5.4. При этом в каждом -ом регистре (,2,3,4) первый вход 6. коммутатора К 2. соединен с -м входом матрицы 7., второй вход 8. коммутатора К соединен с выходом сумматора 3. по модулю два, выход коммутатора К 2. соединен с входом первого триггера Т 1.1 -го регистра, первый вход 9. сумматора 3. по модулю два соединен с выходом первого триггера Т 1.1...