Светодиодная матрица для вывода цифровых изображений

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ СВЕТОДИОДНАЯ МАТРИЦА ДЛЯ ВЫВОДА ЦИФРОВЫХ ИЗОБРАЖЕНИЙ(71) Заявитель Государственное научное учреждение Объединенный институт проблем информатики Национальной академии наук Беларуси(72) Авторы Романьков Виктор Григорьевич Ткаченко Вадим Викторович(73) Патентообладатель Государственное научное учреждение Объединенный институт проблем информатики Национальной академии наук Беларуси(57) Светодиодная матрица для вывода цифровых изображений, содержащаясветодиодов, рассредоточенных соответственно построкам истолбцам, имеющаяшин выбора строк,шин выбора столбцов,элементов памяти, две шины питания, к одной из которых подключены первые одноименные контактысветодиодов и первые входы подключения питания всех элементов памяти, а ко второй - вторые входы подключения питания всех элементов памяти,шин сброса, подключенные соответственно 96012013.10.30 строкам к первым входам элементов памяти, вторые входы которых подключены соответственно кшинам выбора строк, а третьи - кшинам выбора столбцов, вторыми своими одноименными контактами светодиоды подключены соответственно к выходам элементов памяти, отличающаяся тем, что дополнительно введеныформирователей длительности импульсов и схема синхронизации ввода данных изображения, причем шина данных,являющаяся соответствующим входом матрицы, соединена с соответствующими входамиформирователей длительности импульсов, первый и второй входы схемы синхронизации ввода данных изображения являются соответствующими входами матрицы, первый,второй и третий выходы схемы синхронизации ввода данных изображения соединены с соответствующими входами формирователей длительности импульсов, четвертый выход схемы синхронизации ввода данных изображения, состоящий изсвязей, каждая из которых подключена к четвертому входу соответствующего формирователя длительности импульсов, а пятый и шестой выход схемы синхронизации ввода данных изображения,состоящие изсвязей каждый, подключены соответственно связям кшинам выбора строк ишинам сброса. электронный ресурс Режим доступа//./// - Дата доступа 01.06.12. 2. Патент РФ 2292088, МПК 09 3/32, 2007 (прототип). Предлагаемое техническое решение относится к области приборостроения и предназначено для создания информационных экранов, устанавливаемых как вне, так и внутри помещений, и может быть использовано для вывода графической информации, телевизионных и видеоизображений. Известны светодиодные матрицы 1, которые представляют собой набор 88 светодиодов, рассредоточенных по 8 строкам и 8 столбцам. Для управления работой светодиодов используется двухкоординатная адресация. При этом одноименные контакты (аноды или катоды в зависимости от полярности питания) светодиодов сгруппированы вдоль соответствующих строк или столбцов и подключены к соответствующим шинам управления для выборочного подключения светодиодов к источнику питания с помощью внешних электронных ключей. Такая схема обеспечивает значительное уменьшение количества каналов внешнего управления и выводов индикатора, число которых составляет сумму строчных и столбцовых шин. Данные матрицы используются для вывода графических изображений, для которых достаточно, чтобы светодиоды или горели, или не горели. Полутоновые изображения при этом не выводятся. Наиболее близким по технической сущности к предлагаемому техническому решению является устройство 2 для осуществления способа управления яркостью свечения. Указанное устройство элементов матричного светодиодного экрана представляет собой ортогонально расположенные друг относительно друга горизонтальные (строчные) шины и вертикальные (столбцовые) шины, соединенные между собой в местах их взаимного пересечения через соответствующие элементы, которые образуют прямоугольную матрицу светоизлучающих элементов и выполнены либо в виде отдельных светодиодов, либо в виде группы из последовательно и/или параллельно соединенных светодиодов, схему управления. Недостатком этого устройства является высокое значение частоты переключений,ограниченное пропускной способностью схемы управления матрицей с большим числом светодиодов, которое становится критичным, в результате чего появляется эффект мерцания изображения. Задачей предлагаемой полезной модели является улучшение качества изображений. 2 96012013.10.30 Поставленная задача достигается тем, что в светодиодную матрицу для вывода цифровых изображений, содержащуюсветодиодов, рассредоточенных соответственно построкам истолбцам, имеющуюшин выбора строк,шин выбора столбцов,элементы памяти, две шины питания, к одной из которых подключены первые одноименные контактысветодиодов и первые входы подключения питания всех элементов памяти, а ко второй - вторые входы подключения питания всех элементов памяти,шин сброса, подключенные соответственно строкам к первым входам элементов памяти, вторые входы которых подключены соответственно кшинам выбора строк, а третьи - кшинам выбора столбцов, вторыми своими одноименными контактами светодиоды подключены соответственно к выходам элементов памяти, при этом каждый элемент памяти содержит конденсатор, диод, первый и второй резистор, первый, второй и третий МОП транзисторы,причем затвор первого транзистора является первым входом элемента памяти, первый и второй затворы второго транзистора соответственно вторым и третьим входами элемента памяти, а сток третьего транзистора через первый резистор - выходом элемента памяти,первый вывод конденсатора подключен к стоку первого транзистора, затвору третьего транзистора и аноду диода, а катод диода подключен к истоку второго транзистора, сток второго транзистора через второй резистор является первым входом подключения питания, второй вывод конденсатора подключен к истокам первого и третьего транзисторов и является вторым входом подключения питания, дополнительно введеныформирователей длительности импульсов и схема синхронизации ввода данных изображения, причем шина данных,являющаяся соответствующим входом матрицы, соединена с соответствующими входамиформирователей длительности импульсов, первый и второй входы схемы синхронизации ввода данных изображения являются соответствующими входами матрицы, первый, второй и третий выходы схемы синхронизации ввода данных изображения соединены с соответствующими входами формирователей длительности импульсов, четвертый выход схемы синхронизации ввода данных изображения, состоящий изсвязей, каждая из которых подключена к четвертому входу соответствующего формирователя длительности импульсов, а пятый и шестой выход схемы синхронизации ввода данных изображения, состоящие изсвязей каждый, подключены соответственно связям кшинам выбора строк ишинам сброса. Каждый формирователь длительности импульсов содержит регистр, ПЗУ, двоичный счетчик на вычитание, элемент ИЛИ и элемент И. Причем вход данных формирователя длительности импульсов является соответствующим входом регистра, выход которого подключен к первому входу ПЗУ. Первый вход формирователя длительности импульсов соединен с первым входом двоичного счетчика на вычитание. Второй вход формирователя длительности импульсов подключен к первому входу элемента И, выход которого соединен со вторым входом двоичного счетчика на вычитание. Третий вход формирователя длительности импульса является вторым входом ПЗУ, выход которого подключен к третьему входу двоичного счетчика на вычитание. Четвертый вход формирователя длительности импульсов является управляющим входом регистра. Выход двоичного счетчика на вычитание подключен к входу элемента ИЛИ, выход которого соединен со вторым входом элемента И и является выходом формирователя длительности импульсов. Схема синхронизации ввода данных изображения содержит первый и второй двоичные счетчики, первый, второй и третий дешифраторы, первый и второй элементы НЕ,триггер и делитель частоты. Причем первый вход схемы синхронизации ввода данных изображения подключен к первым входам первого и второго двоичных счетчиков. Второй вход схемы синхронизации ввода данных изображения соединен с управляющим входом первого дешифратора и поступает через делитель частоты на первый выход схемы синхронизации ввода данных изображения, а через первый элемент НЕ - на второй вход первого двоичного счетчика и первый вход триггера, выход которого является вторым выходом схемы синхронизации ввода данных изображения. Первый выход первого дво 3 96012013.10.30 ичного счетчика поступает на вход первого дешифратора, а второй выход - на второй вход триггера, на управляющий вход второго дешифратора и через второй элемент НЕ на второй вход второго двоичного счетчика, выход которого соединен со входами второго, третьего дешифраторов и является третьим выходом схемы синхронизации ввода данных изображения. Выходы первого, второго и третьего дешифраторов являются соответственно четвертым, пятым и шестым выходами схемы синхронизации ввода данных изображения. На фиг. 1 представлена функциональная электрическая схема светодиодной матрицы для вывода цифровых изображений. На фиг. 2 представлена электрическая схема элемента памяти. На фиг. 3 представлена функциональная электрическая схема формирователя длительности импульсов. На фиг. 4 представлена функциональная электрическая схема схемы синхронизации ввода данных изображения. На фиг. 5 показана временная диаграмма работы светодиодной матрицы при выводе одного кадра изображения. Заявляемая светодиодная матрица для вывода цифровых изображений (фиг. 1) представляет собой наборсветодиодов 111, 112,11, 121, 122,12,11, 12,1,элементов памяти 211, 212,21, 221, 222,22,21, 22,2,формирователей длительности импульсов 31, 32,3 и схему синхронизации ввода данных изображения 4,имеющуюшин выбора строк 51, 52,5,шин выбора столбцов 61, 62,6, две шины питания 7, 8,шин сброса 91, 92,9. При этомсветодиодов 111, 112,11, 121,122,12,11, 12,1 рассредоточены соответственно построкам истолбцам. Шина питания 7 используется для подачи напряжения на все элементы памяти 211,212,21, 221, 222,22,21, 22,2, а шина питания 8 - для подключения к заземлению элементов памяти 211, 212,21, 221, 222,22,21, 22,2.шин сброса 91, 92,9 подключены соответственно строкам к первым входам элементов памяти 211, 212,21, 221,222,22,21, 22,2, вторые входы которых подключены, соответственно, кшинам выбора строк 51, 52,5, а третьи - кшинам выбора столбцов 61, 62,6. Одноименные контактысветодиодов 111, 112,11, 121, 122,12,11, 12,1 подключены к первой шине питания 7, а вторыми своими одноименными контактами светодиоды подключены соответственно к выходам элементов памяти 211, 212,21, 221, 222,22,21,22,2.формирователей длительности импульсов 31, 32,3 (фиг. 1) и схема синхронизации ввода данных изображения 4 выполнены на цифровых логических схемах. Шина 10 данных, являющаяся соответствующим входом матрицы, соединена с соответствующими входами формирователей длительности импульсов 31, 32,3. Первый 11 и второй 12 входы схемы синхронизации ввода данных изображения 4 являются соответствующими входами матрицы. Первые 13, вторые 14 и третьи 15 выходы схемы синхронизации ввода данных изображения 4 соединены с соответствующими входами формирователей длительности импульсов 31, 32,3. Четвертый выход схемы синхронизации ввода данных изображения 4, состоящий изсвязей 161, 162,16, каждая из которых подключена к четвертому входу соответствующего формирователя длительности импульсов 31, 32,3,а пятый и шестой выходы схемы синхронизации ввода данных изображения 4, состоящие изсвязей каждый, подключены соответственно связям к шинам выбора строк 51, 52,5 и шинам сброса 91, 92,9. Каждый элемент памяти 211, 212,21, 221, 222,22,21, 22,2 (фиг. 2) содержит конденсатор 17, диод 18, первый 19 и второй 20 резисторы, первый 21, второй 22 и третий 23 МОП-транзисторы. Затвор первого 21 транзистора является первым 24 входом элемента памяти, первый и второй затворы второго 22 транзистора соответственно вторым 25 и третьим 26 входами элемента памяти, а сток третьего 23 транзистора через первый 19 резистор - выходом 27 элемента памяти. Первый вывод конденсатора 17 подключен к стоку 4 96012013.10.30 первого 21 транзистора, затвору третьего 23 транзистора и аноду диода 18, а катод диода 18 подключен к истоку второго 22 транзистора. Сток второго 22 транзистора через второй 20 резистор является первым 28 входом подключения питания. Второй вывод конденсатора 17 подключен к истокам первого 21 и третьего 23 транзисторов и является вторым 29 входом подключения питания. Каждый формирователь длительности импульсов 31, 32,3 (фиг. 3) содержит регистр 30, ПЗУ 31, двоичный счетчик на вычитание 32, элемент ИЛИ 33 и элемент И 34. Причем вход данных формирователя длительности импульсов является соответствующим входом регистра 30, выход которого подключен к первому входу ПЗУ 31. Первый 36 вход формирователя длительности импульсов соединен с первым входом двоичного счетчика на вычитание 32. Второй 37 вход формирователя длительности импульсов подключен к первому входу элемента И 34, выход которого соединен со вторым входом двоичного счетчика на вычитание 32. Третий 38 вход формирователя длительности импульса является вторым входом ПЗУ 31, выход которого подключен к третьему входу двоичного счетчика на вычитание 32. Четвертый 39 вход формирователя длительности импульсов является управляющим входом регистра 30. Выход двоичного счетчика на вычитание 32 подключен к входу элемента ИЛИ 33, выход которого соединен со вторым входом элемента И 34 и является выходом 40 формирователя длительности импульсов. Схема синхронизации ввода данных изображения 4 (фиг. 4) содержит первый 41 и второй 42 двоичные счетчики, первый 43, второй 44 и третий 45 дешифраторы, первый 46 и второй 47 элементы НЕ, триггер 48 и делитель частоты 49. Причем первый 11 вход схемы синхронизации ввода данных изображения подключен к первым входам первого 41 и второго 42 двоичных счетчиков. Второй 12 вход схемы синхронизации ввода данных изображения соединен с управляющим входом первого дешифратора 41 и поступает через делитель частоты 49 на первый 13 выход схемы синхронизации ввода данных изображения,а через первый элемент НЕ 46 - на второй вход первого 41 двоичного счетчика и первый вход триггера 48, выход которого является вторым 14 выходом схемы синхронизации ввода данных изображения. Первый выход первого двоичного счетчика 41 поступает на вход первого 43 дешифратора, а второй выход - на второй вход триггера 48, на управляющий вход второго 44 дешифратора и через второй элемент НЕ 47 на второй вход второго 42 двоичного счетчика, выход которого соединен со входами второго 44, третьего 45 дешифраторов и является третьим 15 выходом схемы синхронизации ввода данных изображения. Выходы первого 43, второго 44 и третьего 45 дешифраторов являются соответственно четвертым 50,пятым 51 и шестым 52 выходами схемы синхронизации ввода данных изображения. При работе светодиодной матрицы используется калибровочная таблица, которая содержит цифровые коды данных, значения которых для каждого из светодиодов отличаются с учетом нелинейности градационного преобразования данных цифрового изображения в требуемую яркость. Эти цифровые коды определяются предварительно в результате получения характеристик зависимостей величины излучаемого потока для каждого светодиода 111, 112,11, 121, 122,12,11, 12,1 от длительности подаваемых импульсов на соответствующие входы соответствующих элементов памяти 211, 212,21, 221,222,22,21, 22,2. При этом разрядность ПЗУ 31 формирователя длительности импульсов должна быть значительно больше разрядности выводимых полутонов. После этого зависимости величин излучаемого светодиодами потока делятся на равноудаленные между собой части по числу полутонов. Для каждого полутона определяется откорректированная реальная длительность импульса. Полученные длительности импульсов записываются по соответствующим адресам ПЗУ 31 всех формирователей длительности импульсов 31, 32,3. После этого светодиодная матрица будет готова к работе. Светодиодная матрица для вывода цифровых изображений с помощью шин питания 7 и 8 подключается к источникам напряжения. Работа светодиодной матрицы осуществляется в следующей последовательности. В начале каждого кадра выводимого изображения 5 96012013.10.30 по входу 11 поступает сигнал, который в схеме синхронизации ввода данных изображения 4 устанавливает в нулевое состояние первый 41 и второй 42 двоичные счетчики. Это обеспечивает вывод изображения начинать с первого светодиода первой строки. После этого по шине данных 10 поступает тот или иной полутон в виде двоичного кода. По входу 12 поступают стробы записи данных. Так как первый 41 и второй 42 двоичные счетчики находятся в нулевом состоянии, то на входы дешифраторов 43, 44 и 45 поступают нулевые коды. Одновременно с этим выходной код со второго 42 двоичного счетчика через выход 15 поступает на входы 38 всех формирователей длительности импульса 31,32,3 и подготавливает их ПЗУ 31 к корректировке полутонов для первой строки. Поступивший по входу 12 первый строб записи данных поступает на управляющий вход первого 43 дешифратора и формирует сигнал по выходу 50, который далее по связи 161 и входу 39 формирователя длительности импульса 31 осуществляет запись поступившего по входу 35 полутона в регистр 30 названного формирователя длительности импульса. После прохождения инвертор 46, то есть по заднему фронту сигнала по входу 12, первый 41 двоичный счетчик увеличивается на 1. В результате этого очередным сигналом по входу 12 первый 43 дешифратор сформирует сигнал по выходу 50, который по связи 162 занесет аналогичным образом очередной полутон, полученный по шине 10 в регистр 30 формирователя длительности импульса 32. В такой же последовательности будет осуществлено занесение полутонов, поступающих по шине 10, в указанные регистры всех остальных формирователей длительности импульсов вплоть до формирователя длительности 3 по связи 16. При завершении приема полутонов строки первый 41 двоичный счетчик формирует по второму выходу сигнал переполнения. Он позволяет последнему в строке сигналу с выхода первого 46 инвертора установить триггер 48 в единичное состояние,который после прохождения сигнала переполнения очередным сигналом с выхода первого 46 инвертора уже очередной строки будет сброшен. В результате этого сформированный таким образом сигнал с выхода триггера 48 по выходу 14 данной схемы поступит во все формирователи длительности импульсов 31, 32,3. Так как в данном случае по входу 38 указанных формирователей приходит адрес первой строки, то с ПЗУ 31 на третий вход двоичных счетчиков на вычитание 32 поступят откорректированные коды для полученных полутонов, занесенных в регистры 30. Эти коды будут отличаться от первоначальных полутонов как по разрядности, так и по значению. Они будут учитывать конкретные характеристики всех элементов, которые входят в состав конкретных элементов памяти в данном случае первой строки 211, 212,21. Сигналом с выхода 14 схемы синхронизации ввода данных изображения 4 по входам 36 откорректированные коды полутонов будут занесены в двоичные счетчики на вычитание 32 всех формирователей длительности импульсов 31, 32,3. Начинается этап формирования откорректированных импульсов и передачи их в элементы памяти первой строки 211, 212,21. Сигнал переполнение со второго выхода первого 41 двоичного счетчика с помощью второго 44 дешифратора формирует сигнал по выходу 51. Учитывая, что пока на вход данного дешифратора поступает нулевой код с выхода второго 42 двоичного счетчика, то этот сигнал пойдет по связи 91. Данный сигнал поступит во все элементы памяти 211, 212,21 и по входу 24 откроет первые 21 транзисторы. В результате этого конденсаторы 17 разрядятся. После инвертирования вторым 47 элементом НЕ сигнал переполнения поступит на второй 42 двоичный счетчик и увеличит его содержимое на 1. Код с выхода данного двоичного счетчика по выходу 15 и далее по входам 38 подготовит ПЗУ 31 к корректировке полутонов в данном случае для второй строки. Далее в матрице осуществляются две работы параллельно. С одной стороны формирователи длительности импульсов 31, 32,3 в описанной последовательности принимают поочередно полутона следующей строки. Одновременно с этим эти же формирователи длительности импульсов формируют для предыдущей строки импульсы откорректированной длительности, соответствующие заданным полутонам. Для этого нумерация вы 6 96012013.10.30 ходных связей третьего 45 дешифратора схемы синхронизации 4 сдвинутана 1. Вторая выходная связь считается первой, третья - второй, а последняя - первой. В данном случае с выхода 52 высокий потенциал поступает по связи 51, который по входам 26 элементов памяти 211, 212,21 подготавливает к работе вторые 22 транзисторы к работе. Сигналы по входу 12 поступают на вход делителя частоты 49, который по выходу 13 формирует синхроимпульсы повышенной частоты. Эти синхроимпульсы по входам 37 поступают во все формирователи длительности импульсов на первые входы элементов И 34. Если в двоичный счетчик на вычитание 32 был занесен нулевой код, то на выходе элемента ИЛИ 33 будет нулевой потенциал. Он заблокирует работу элемента И 34, и в результате этого на выходе 40 не появится импульс. Если в двоичный счетчик на вычитание 32 был занесен не нулевой код, то на выходе элемента ИЛИ 33 будет высокий потенциал. Он откроет элемент И 34, и каждый синхроимпульс с его выхода будет уменьшать содержимое двоичного счетчика на вычитание 32 на -1. Так будет продолжаться до тех пор, пока этот счетчик не окажется в нулевом состоянии. После этого высокий потенциал на выходе 40 станет низким. Он заблокирует работу элемента И 34, а счетчик сохранит нулевое состояние до очередного кадра. Время работы двоичного счетчика на вычитание и определит необходимую откорректированную длительность импульса. Сформированные таким образом импульсы по выходам 40 поступят на шины выбора столбцов 61, 62,6, и в соответствии со столбцами в элементах памяти 211, 212,21, 221, 222,22,21, 22,2 по входам 25 на вторые 22 транзисторы. Однако откроются только в данном случае указанные транзисторы элементов памяти первой строки 211, 212,21, так как они выбраны, как описано выше, соответствующим высоким потенциалом по входу 26. В результате этого на основании поданного по первой 7 шине питания необходимого напряжения по входу 28 через резистор 20, второй 22 транзистор и диод 18 потечет ток зарядки конденсатор 17. Длительность импульса и определит уровень накопленного заряда на нем. Этот заряд, в свою очередь, определит величину тока через первый 19 резистор и третий 23 транзистор, а значит, и через соответствующий светодиод 111, 112,11. Изменение заряда на указанном конденсаторе осуществится только в следующем кадре, а установленная величина тока через перечисленные элементы и светодиод будут определять откорректированную величину излучения. Чем точнее будут записаны коды коррекции в ПЗУ 31, чем больше будет разрядность этих кодов и чем выше будет частота синхросигналов из делителя частоты 49,тем точнее будут выдерживаться выводимые полутона. Аналогичным образом будут выведены полутона на последующие строки, включая и последнюю. Вывод очередного кадра начнется с получением сигнала по входу 11 матрицы, который будет ничем не отличаться от вывода только что описанного. В результате этого выводимое изображение будет формироваться с учетом нелинейности перечисленных выше характеристик, а заданные полутона будут соответствовать заданным кодам. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 8