Детектор частотного-манипулированных сигналов (варианты)

03 3/02 ГОСУДАРСТВЕННЫЙ ПАТЕНТНЫЙ КОМИТЕТ РЕСПУБЛИКИ БЕЛАРУСЬ(57) 1. Детектор частотно-манипулированных сигналов, содержащий фазовый детектор, два канала фазового детектора, причем второй канал включает в себя линию задержки, входы каналов соединены с источником сигнала, а выходы - с фазовым детектором, отличающийся тем, что первый канал выполнен в виде манипулятора фазы сигнала, кроме того, дополнительно введены интегратор с дополнительным входом Сброс, пороговое устройство, Ттриггер, вторая линия задержки, при этом выход фазового детектора через последовательно соединенные интегратор, пороговое устройство и Т-триггер соединен со входом манипуляции манипулятора фазы сигнала, выход порогового устройства через вторую линию задержки соединен с дополнительным входом Сброс интегратора, а выход Т-триггера является выходом детектора частотно-манипулированных сигналов. 2. Детектор частотно-манипулированных сигналов по п. 1, отличающийся тем, что манипулятор фазы сигнала содержит последовательно соединенные формирователь импульсов и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом вход формирователя соединен с источником сигнала, а выход - с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом манипуляции, а выход подключен к первому входу фазового детектора. 3. Детектор частотно-манипулированных сигналов по п. 1, отличающийся тем, что второй канал дополнительно содержит второй формирователь импульсов, вход которого соединен с источником сигнала через линию задержки, а выход - со вторым входом фазового детектора. 4. Детектор частотно-манипулированных сигналов, содержащий фазовый детектор, два канала фазового детектора, один из которых включает в себя линию задержки, входы каналов соединены с источником сигнала, а выходы - с фазовым детектором, отличающийся тем, что содержит соединенные последовательно манипулятор фазы сигнала, интегратор с дополнительным входом Сброс, пороговое устройство и Т-триггер, выход которого соединен со входом манипуляции манипулятора фазы сигнала, к первому входу которого подключен фазовый детектор, кроме того, выход порогового устройства соединен через вторую линию задержки со входом Сброс интегратора, а выход Т-триггера одновременно является выходом детектора частотно-манипулированных сигналов. 5. Детектор частотно-манипулированных сигналов по п. 4, отличающийся тем, что первый канал фазового детектора выполнен в виде формирователя импульсов, вход которого соединен с источником сигнала, а выход - с первым входом фазового детектора. 6. Детектор частотно-манипулированных сигналов по п. 4, отличающийся тем, что второй канал содержит второй формироователь импульсов, вход которого соединен с источником сигнала через линию задержки, а выход- со вторым входом фазового детектора. 2578 1 7. Детектор частотно-манипулированных сигналов по п. 4, отличающийся тем, что манипулятор фазы сигнала выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого является входом манипулятора фазы сигнала, второй вход - входом манипуляции, а выход - выходом манипулятора фазы сигнала.(56) 1. А.с. СССР 1169137, МПК 03 3/02, 1985. 2. А.с. СССР 333673, МПК 03 3/02, 1972 (прототип). Изобретение относится к радиотехнике и автоматике и может найти применение в частотных системах телемеханики, телеметрии и детектирования фазоманипулированных сигналов. Известен детектор частотно-манипулированных сигналов, содержащий последовательно соединенные линию задержки и первый формирователь импульсов, выход которого соединен с первым входом фазового детектора, смеситель, вторую линию задержки и второй формирователь импульсов выход которого соединен со вторым входом фазового детектора, при этом входы смесителя подключены к входу линии задержки и выходу гетеродина, соответственно выход фазового детектора подключен к входу фильтра нижних частот 1. Однако, известный детектор обладает недостаточно высокой помехоустойчивостью. Наиболее близким техническим решением, выбранным в качестве прототипа, является частотный дискриминатор,содержаший фазовый детектор и два канала фазового детектора, первый канал фазового детектора содержит последовательно соединенные линию задержки и делитель частоты, выход которого соединен с первым входом фазового детектора, второй канал содержит последовательно соединенные сумматор, преобразователь частотной модуляции в фазовую и усилитель с регулируемым коэффициентом усиления, второй делитель частоты, выход которого подключен ко второму входу фазового детектора, при этом второй вход сумматора через фазовращатель на 180 подключен к выходу усилителя, вход сумматора и вход линии задержки подключены к источнику сигнала. При подключении к выходу фазового детектора фильтра нижних частот и порогового устройства частотный дискриминатор можно использовать в качестве детектора частотно-манипулированных сигналов. При этом совокупность устройств сумматор, преобразователь частотной модуляции в фазовую, усилитель с регулируемым коэффициентом усиления и фазовращатель представляет собой модулятор фазы сигнала, у которого фазовый сдвиг регулируется коэффициентом усилителя 2. Однако, известный детектор обладает недостаточно высокой помехоустойчивостью, так как для обеспечения детектирования сигнала без искажений постоянную времени интегрирования интегратора или фильтра нижних частот невозможно выбрать достаточно большой, что под воздействием шума или помех приводит к возрастанию флюктуационной составляющей на выходе интегратора или фильтра нижних частот и возникновению ошибки детектирования. Задача, решаемая данным изобретением - повышение помехоустойчивости и стабильности параметров детектирования с сохранением скорости передаваемой информации. Технический результат заявляемого устройства - повышение помехоустойчивости и стабильности параметров. Сущность заявляемого технического решения состоит в том, что демодуляция производится путем дискретного изменения знака детектирования на полуинтервалах времени длительности элементарной посылки с запоминанием отсчета предшествующей частоты, изменение знака детектирования производится только тогда, когда отсчет предшествующей частоты противоположен по знаку действующей частоты. Детектор частотно-манипулированных сигналов (по первому варианту), содержащий фазовый детектор, два канала фазового детектора, причем второй канал включает в себя линию задержки, входы каналов соединены с источником сигнала, а выходы - с фазовым детектором, первый канал выполнен в виде манипулятора фазы сигнала,кроме того, дополнительно введены интегратор с дополнительным входом Сброс, пороговое устройство, Ттриггер, вторая линия задержки, при этом выход фазового детектора через последовательно соединенные интегратор, пороговое устройство и Т-триггер соединен со входом манипуляции манипулятора фазы сигнала, выход порогового устройства через вторую линию задержки соединен с дополнительным входом Сброс интегратора, а выход Т-триггера является выходом детектора частотно-манипулированных сигналов. Манипулятор фазы сигнала содержит последовательно соединенные формирователь импульсов и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом вход формирователя соединен с источником сигнала, а выход - с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом манипуляции, а выход подключен к первому входу фазового детектора. Второй канал дополнительно содержит второй формирователь импульсов, вход которого соединен с источником сигнала через линию задержки, а выход - со вторым входом фазового детектора. Детектор частотно-манипулированных сигналов (по второму варианту), содержащий фазовый детектор, два канала фазового детектора, один из которых включает в себя линию задержки, входы каналов соединены с источником сигнала, а выходы - с фазовым детектором, содержит последовательно соединенные манипулятор фазы сигнала, интегратор с дополнительным входом Сброс, пороговое устройство и Т-триггер, выход которого соединен со входом манипуляции манипулятора фазы сигнала, к первому входу которого подключен фазовый детектор,2 2578 1 кроме того, выход порогового устройства соединен через вторую линию задержки со входом Сброс интегратора,а выход Т-триггера одновременно является выходом детектора частотно-манипулированных сигналов. Первый канал фазового детектора выполнен в виде формирователя импульсов, вход которого соединен с источником сигнала, а выход - с первым входом фазового детектора. Второй канал содержит второй формирователь импульсов, вход которого соединен с источником сигнала через линию задержки, а выход - со вторым входом фазового детектора. Манипулятор фазы сигнала выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого является входом манипулятора фазы сигнала, второй вход - входом манипуляции, а выход - выходом манипулятора фазы сигнала. На фиг.1 изображена структурная электрическая схема заявляемого устройства по первому варианту. На фиг.2 - диаграммы, поясняющие принцип работы. Цифровые обозначения по оси ординат соответствуют номеру элемента на фиг. 1. Детектор частотно-манипулированных сигналов (по первому варианту) состоит из первого каналафазового детектора, выполненного в виде манипулятора фазы сигнала и содержащего последовательно соединенные формирователь импульсов 2 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второго канала 4 фазового детектора, содержащего последовательно соединенные линию задержки 5 и второй формирователь импульсов 6, фазового детектора 7, интегратора с дополнительным входом Сброс 8, порогового устройства 9 Т-триггера 10, второй линии задержки . Следует отметить, что фазовый детектор 7 может быть выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор 8 со входом Сброс может быть выполнен на основе операционного усилителя, где начальные условия (сброс) задаются управляемым ключом, либо путем закорачивания конденсатора, либо подключением конденсатора к источнику начальных условий (перезаряд). При этом вход управления ключа является дополнительным входом Сброс интегратора 8. Манипулятор фазы сигнала может быть включен и во второй канал, при этом первый канал будет содержать только формирователь импульсов 2. Линия задержки 5 второго канала 4 при использовании детектора на тональных частотах может быть выполнена на основе всепропускающего фильтра с постоянным временем запаздывания. Детектор частотно-манипулированных сигналов работает следующим образом. Частотноманипулированный сигнал с частотами манипуляции 1 и 2, изменяющийся по закону модулирующего напряжения (фиг. 2 а и фиг. 2 б), от источника сигнала поступает на входы каналов фазового детектора. Допустим, что в момент времени подачи частотно-манипулированного сигнала на выходе Т-триггера 10 был уровень логической единицы (фиг. 2 а), тогда на выходе манипулятора фазы(фиг. 2 а) появляется импульсная последовательность, которая оказывается сдвинутой на 180 по отношению к сигналу, поступающему от источника (фиг. 2 б). На выходе второго формирователя импульсов 6 появляется импульсная последовательность с фазовым сдвигом по отношению к входному сигналу на величину 222, где- время запаздывания линии задержки 5, причем 902180 (фиг. 2 г). В результате на выходе фазового детектора 7 появляется импульсная последовательность с большой скважностью и на выходе интегратора 8 напряжение будет находиться близко к нулевому уровню (фиг. 2 д и фиг. 2 е), на выходе порогового устройства не возникает импульса, Ттриггер сохраняет свое состояние с уровнем логической единицы. При поступлении сигнала от источника с частотой 1, что соответствует уровню логического нуля модулирующего напряжения (фиг. 2 а и фиг. 2 б), на выходе второго формирователя импульсов 6 появляется импульсная последовательность с фазовым сдвигом по отношению к входному сигналу на величину 121, причем 0190 (фиг. 2 г). На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 появляется импульсная последовательность с частотой 1, которая сдвинута по отношению к сигналу, поступающему от источника на величину 180, так как на выходе Т-триггера 10 присутствует уровень логической единицы (фиг.2 в и фиг.2 а), на выходе фазового детектора появляются импульсы с малой скважностью 1. Напряжение на интеграторе начинает увеличиваться и на полуинтервале времени, равном длительности элементарной посылки, достигает порогового уровня(фиг.2), на выходе порогового устройства 9 и на выходе второй линии задержкипоявляется импульс, который сбрасывает интегратор 8 в начальное нулевое состояние. Импульс на выходе порогового устройства 9 (фиг.2 не показан) перебрасывает Т-триггер 10 в состояние уровня логического нуля. Импульс на выходе второй линии задержкисбрасывает интегратор 8 в начальное нулевое состояние. Величина задержки импульса на выходе порогового устройства 9 выбирается равной времени переключения Т-триггера 10. Изменение логического уровня на выходе Т-триггера 10 происходит, когда модулирующее напряжение и состояние Т-триггера 10 имеют противоположные знаки (фиг. 2 а и фиг. 2 з), при этом выход Т-триггера 10 является выходом изменения знака детектирования и выходом детектора частотноманипулированных сигналов. Далее процесс повторяется (фиг. 2), т.е. на выходе Т-триггера появляется первоначальное сообщение, задержанное на длительность элементарной посылки. На фиг. 3 приведена структурная электрическая схема заявляемого устройства по второму варианту. На фиг. 4 представлены диаграммы, поясняющие принцип работы, цифровое обозначение по оси ординат соответствует номеру элемента на фиг. 3. 2578 1 Детектор частотно-манипулированных сигналов (по второму варианту) состоит из первого каналафазового детектора, содержащего формирователь импульсов 2, второго канала 3 фазового детектора, содержащего линию задержки 4 и формирователь импульсов 5, фазового детектора 6, манипулятора фазы сигнала 7, интегратора 8,порогового устройства 9, Т-триггера 10, второй линии задержки . Устройство работает следующим образом. Частотно-манипулированный сигнал с частотами манипуляции 1 и 2, изменяющийся по закону модулирующего напряжения (фиг. 4 а и фиг. 4 б) от источника сигнала,поступает на входы каналов фазового детектора 6. На выходе фазового детектора 6 появляется импульсная последовательность, скважность которой изменяется по закону модулирующего напряжения частотноманипулированного сигнала. Если в момент времени подачи частотно-манипулированного сигнала на выходе Т-триггера 10 был уровень логического нуля, то скважность импульсов на выходе манипулятора фазы 7 будет точно такой же, как и на выходе фазового детектора 6, т.е. 62, где 6 - скважность импульсов на выходе фазового детектора. Напряжение на интеграторе начинает увеличиваться (фиг.4 г и фиг. 4 д). По истечении времени, равного длительности элементарной посылки, напряжение на интеграторе превысит уровень порогового значения, при этом импульс на выходе порогового устройства 9 перебрасывает Т-триггер 10 в состояние с уровнем логической единицы (фиг. 4), а импульс на выходе второй линии задержкисбрасывает интегратор в нулевое состояние (фиг. 4 ж). При этом на выходе манипулятора фазы 7 происходит изменение скважности импульсов противоположно скважности импульсов на выходе фазового детектора 6, 72, т.е. появляются импульсы с большой скважностью и напряжение на интеграторе будет сохранять свое значение около нулевого уровня (фиг. 4 д). При поступлении от источника сигнала частоты 1 на выходе фазового детектора 6 появляются импульсы с большой скважностью, при этом на выходе манипулятора фазы 7 будет наблюдаться импульсная последовательность с малой скважностью, так как на выходе Т-триггера 10 присутствует уровень логической единицы, вследствие чего напряжение на интеграторе 8 начинает возрастать и достигает своего порогового значения (фиг. 5 в, фиг. 5 г, фиг. 5 д). На выходе порогового устройства 9 появляется импульс, переключающий Т-триггер 10 в нулевое состояние. Через время, равное времени переключения Т-триггера 10 на выходе второй линии задержки , появляется импульс, сбрасывающий интегратор в нулевое состояние. Изменение логического уровня на выходе Т-триггера 10 происходит тогда, когда модулирующее напряжение и состояние Т-триггера 10 имеют противоположные знаки (фиг.5 а и фиг.5 з), при этом выход Т-триггера 10 является выходом изменения знака детектирования и выходом детектора частотноманипулированных сигналов. Далее процесс повторяется (фиг. 4), т.е. на выходе Т-триггера 10 появляется первоначальное сообщение, задержанное на длительность элементарной посылки (фиг. 5 а и фиг. 5 з). Помехоустойчивость достигается тем, что в прототипе, чтобы продектировать передаваемое сообщение без искажений и при этом обеспечить наибольшую помехоустойчивость, необходимо постоянную времени интегрирования выбирать равной или меньше длительности элементарной посылки, а порог срабатывания порогового устройства устанавливать на уровне 0,5 от амплитуды импульса на выходе фазового детектора(фиг. 3 а, фиг. 3 б, фиг. 3 з). У заявляемого устройства при пороге срабатывания на уровне 0,5 от амплитуды импульса на выходе фазового детектора 7 постоянную времени интегрирования интегратора 8 можно выбрать значительно больше, т.е. примерно в 2 раза, что значительно снижает флюктуационную составляющую на выходе интегратора и повышает помехоустойчивость. При этом при детектировании сохраняется длительность элементарной посылки, так как изменение знака детектирования происходит в момент окончания длительности элементарной посылки. Помехоустойчивость достигается также тем, что решение о смене знака детектирования происходит только на полуинтервале времени длительности элементарной посылки и не зависит от длительности кодовой комбинации, т.е. например, у прототипа при передаче единичной кодовой комбинации, представляющей совокупность элементарных посылок с частотой 2 при воздействии шума или помех возникают ошибки первого рода, вследствие превышения напряжения на интеграторе порогового значения, и ошибки второго рода, возникающие вследствие понижения напряжения на интеграторе ниже порогового значения, причем это происходит на протяжении длительности всей единичной комбинации. В заявляемом устройстве ошибки первого рода могут возникнуть только в момент смены знака детектирования на полуинтервале времени длительности элементарной посылки. На оставшемся интервале времени длительностью в несколько элементарных посылок возникает ошибка только третьего рода, когда напряжение на интеграторе будет превышать пороговое значение, но вероятность возникновения такой ошибки значительно меньше, чем ошибки второго рода у прототипа, так как постоянная времени интегрирования у заявляемого устройства больше, чем у прототипа. Кроме того, вероятность возникновения ошибки только первого рода на полуинтервале времени длительности элементарной посылки у заявляемого устройства значительно меньше, чем вероятность возникновения ошибок первого и второго рода в интервале времени длительностью единичной кодовой комбинации у прототипа. Стабильность параметров достигается тем, что выход фазового детектора 7 соединен со входом манипуляции манипулятора фазы сигнала через Т-триггер, имеющий два устойчивых состояния. оставитель С.В. Лазарчук Редактор В.Н. Позняк Корректор Т.Н. Никитина Государственный патентный комитет Республики Беларусь. 220072, г. Минск, проспект Ф. Скорины, 66. 6