Устройство управления буферной памятью

команд блока управления буферной памятью команд и выход наличия дескриптора программного сегмента блока управления буферной памятью сегментов соединены со входами признаков готовности команд блока центрального управления, выходы управления внутренними циклами работы устройства которого подключены к входам управления ренсимами блока управления буферной памятью данных, к одноименным входам блоков управления буферной памятью команд, управления буферной памятью страниц. управление памятью сегментов, порта данных и входам управления циклом обращения к буферу команд порта буфера команд, циклом обращения к буферу данных порта буфера данных, информационные входы-выходы второй группы порта данных подключены к информационным входам-выходам блока управления памятью сегментов, блока управления памятью страниц и порта буфера данных, выход признака готовности данных которого, одноименный выход блока управления буферной памятью данных и выход наличия строки таблицы блока управления буферной паътятью страниц соединены с соответствующими входами признаков готовности данных блока центрального управления,входы-выходы признаков команд которого ПОДКЗПОЧСНЫ КО ВХОДЕМЧЗЬГХОДМ ПРИЗННКОВ типов информации второй группы порта данных, отличающееся тем, что в него введены блок регистров Номера зоны, регистр дескриптора программного сегмента, блок регистров состояний, блок регистров адреса,блок сумматора, блок регистров, блок арбитража, причем выход сигнала контроля блока центрального управления подключен к выходу сигнала контроля устройства, информационные выходы блока управления буферной памятью данных соединены с информационными входами порта буфера данных, вход признака комплектации которого, одноименный вход блоков управления буферной памятью Данных и входы управления выборкой и комплектацией порта буфера команд соединены с выходами блока регистров состояний,вход Управления приемом блока регистров адреса, одноименные входы блоков регистров Номера зоны, регистров дескриптора программного сегмента и входы управления режимами работы блока арбитража соединены с выходами управления внутренними циклами блока центрального управления, выходы первой группы блока регистров адреса соединены с адресным входом блока управления буферной памятью команд, информационными входами второй группы блока регистров, адресным входом блока управления буферной памятью данных, с адреснымвходом блока регистров состояний, с адресным входом блока управления памятью СТрЗг ниц и с адресными входами блока центрального управления, выход признака прерывания которого, информационный выход блока управления буферной памятью команд, информационный выход блока управления буферной памятью данных соединены с входами флагов блока регистров состояний, информационные входы-выходы Которого, информационные входы-выходы блока управления буферной памятью команд,информационные входы-выходы блока регистров адреса, информационные входы первой группы блока регистров, выходы блока сумматора соединены с информационными входами-выходами второй группы порта данных,информационные выходы первой группы блока управления памятью сегментов подключены к информационным входам блоков регистров Номера зоны, выходы Номер зоны которого соединены с входами Номер зоны блока управления буферной памятью команд и порта буфера команд, информационные выходы второй группы Которого соединены с адресными входами блока управления буферной памятью команд и информационными входами первой группы блока сумматора, информационные входы второй группы которого подключены к выходам регистра дескриптора программного сегмента, информационные входы которого соединены с информационными выходами второй группы блока управления памятью сегментов, вход разрешения вьщачи данных которого, входы управления выбором слагаемых блока сумматора, вход разрешения выдачи данных блока управления памятью СТРННИЦ, ВХОД разрешения БЫДЗЧИ ЦЕННЫХ блока управления буферной памятью команд,входы управления выдачей данных блока регистров адреса, входы разрешения выдачи данных блока управления буферной памятью данных И ВХОД разрешения выдачи ЦЕННЫХ блока регистров состояний соединены. с выходами разрешения выдачи данных блока арбитража, входы признаков готовности команд которого соединены с вьвюдами признаков готовности блока управления буферной памятью команд, порта буфера команд и выходом наличия дескрипторов программного сегмента блока управления памятью сегментов,входы признаков готовности данных блока арбитража подключены к выходам признаков готовности данных порта буфера данных,блока управления буферной памятью данных и выходу наличия строки таблицы блока управления памятью страниц, информационные БЫХОДЫ КОТОрОГО СОВДИНЕНЫ С информационными входами третьей группы блока сумма 5 ву 1191 с 1 О втора, информационные входы четвертой труппы которого подключены к выходам адреса начала таблицы страниц блока регистров, выХОДЬЕ СМЕЩЕНИЕ СТрОКИ страниц КОТОРОГО СОединены с информационными входами пятой группы блока сумматора, информационные входы шестой группы которого и информационные входы третьей группы блока регистров соединены с выходами второй группы блока регистров адреса.2. Устройство по п.1, отличающееся тем, что блок управления буферной памятью данных содержит регистр адреса, два мультиплексора адреса, узел смешивания разрядов, два элемента И, три элемента ИЛИ, четыре узла памяти адресных признаков, узел выходных усилителей, Формирователь признаков значимости,два мультиплексора данных, четыре узла сравнения адресных признаков, Формирователь контрольного разряда, мультиплексор записываемых контрольных разрядов, форштрователь адреса, мультиплексор данных признаков старения, регистр данных, узел контроля признаков значимости, узел контроля информации, узел памяти признаков приоритетов, причем информационные входы-вьтходы блока управления буферной памятью данных подключены к выходам блока выходных усштителей, информационным входам первого мультиплексора данныхи регистра адреса, управляющий вход кото рого, адресный вход мультиплексора записываемых контрольных разрядов, первый из группы адресных входов первого мультиплексора адреса, ПЕРВЫЕ БХОЦЫ ПСрВЪГХ ЭЛЕМЕНТОВ И и ИЛИ, управляющий вход формирователя признаков значимости и первый из группы адресных входов первого мультиплексора данных соединены с входами травления циклом работы блока, вход признака комплектации которого подключен ко входу разрешения первого мультиплексора адреса,первому входу разрешения первого мультиПЛСКСОРН ДЗПНЬШ, ВХОД разрешения ВЬЩНЧИ данных блока подключен к первому входу второго элемента И, второй вход которого и второй вход первого элемента И соединены с адресным входом блока, выход признака гоТ ОВНОСТИ ДаННЫХ КОТОРОГО ЯВЛЯЕТСЯ ВЫХОДОМ второго элемента ИЛИ, первый адресныйвыход блока является. адресным выходом узла смешивания разрядов, выходы первого мультиплексора адреса и узла смешивания разрядов подключены к адресным входам первой группы первого, второго, третьего и четвертого узлов памяти адресных признаков и узла памяти признаков приоритетов, информационный выход блока является выходом третьего элемента ИЛИ, первый и второй входы которого подключены соответственно к вы 10ходам узла контроля признаков значимости и узла контроля информации ные входы которых и информационный вход блока выходных усилителей подключены к вьшодам регистра данных, управляющий вход блока выходных усилителей подключен к выходу второго элемента И, выход второго мульТИПЛВКСОРЗ ДЗННЫХ СОВДИНВН С первым информационным входом регистра данных,управляющий вход которого, входы разрешения второго Щльтшшексора данных, второго мультиплексора адресадмультиплексора данных признаков старения, управляющие входы первого, второго, третьего и четвертого узлов памяти адресных признаков и узла памяти признаков приоритетов подключены к вьтходу первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, второй вход из грутшы адресных входов первого мультиплексора данных и первые входы из групп информационных входов узлов сравнения адресных признаков подключены к первому и второму выходам регистра адреса,третий адресный выход которого соецшчен со вторым входом из группы адресных входов первого мультиплексора адреса, первый информационный вход узла смешивания разряДов подключен ко второму выходу регистра адреса, третий выход которого подшючен Ко второму информационному входу узла смешивания разрядов, четвертый выход регистра адреса соединен с вторым информационным входом второго мультиплексора адреса, третий информационный вход которого и второй информационный вход мультиплексора данНЫХ признаков старения ООБДИНЕНЫ С ВЬГХОдом формирователя адреса, адресные входы которого и адресные входы первой группы второго мультиплексора данных подключены к соответствующим выходам первого, второго, третьего и четвертого узлов сравнения адресных признаков, первый, второй, третий и четвертый входы второго элемента ИЛИ СОВДИНСНЫ СООТВСТСТВеННО С БЬШОДНМИ Первого, второго, третьего и четвертого узлов сравнения адресных признаков, адресные входы второй группы второго мультиплексора данных, адресные входы первой и второй групп первого, второго, третьего и четвертого узлов сравнения адресных признаков соединены с соответствующими адресными выходами первого, второго, третьего и четвертого узлов памяти адресных признаков, выходы второго мультиплексора адреса подключены к адресным входам второй группы соответственно первого, второго, третьего и четвертого узлов памяти адресных признаков и адресному входу второго мультиплексора данных, выход формирователя признаков значимости подключен к адресным входам третьейгруппы первого, второго, третьего и четвертого узлов памяти адресных признаков, выход мультигшексора данных признаков старения соединен с информационным входом узла памяти признаков приоритетов, информационным входом узла памяти признаков приоритетов, информационный выход которого подключен к информационному входу формирователя адреса и второму информационному входу регистра данных, выходы мультиплексора записываемых контрольных разрядов подключены к первым информационным входам первого, второго, третьего и четвертого узлов памяти адресных признаков,выходы первого мультиплексора данных соединены с информационным входом формирователя признаков значимости,информационными входами второй группы первого, второго, третьего и четвертого узлов памяти адресных признаков, третьим информационным входом мультиплексора данных признаков старения, с первым информационньтм входом мультиплексора записываемых контрольных разрядов и информационным входом формирователя контрольного разряда, выход которого подключен ко второму информационному входу мультиплексора записываемых контрольных разрядов, выходы узла смешивания разрядов являются информационными выходами блока.3. Устройство по п.1 отличающееся тем, что блок управления буферной памятью команд содержит адресный мультиплексор, регистр адреса, два элемента И, узел обнуления признаков значимости, узел памяти признаков значимости, узел памяти разрядов адресных признаков, узел памяти контрольных разрядов, узел выходных усилителей, узел контроля информации, формирователь признаков значимости, узел сравнения, формирователь контрольного разряда, мультиплексор записываемых контрольных разрядов, узел контроля признаков значимости, два элемента ИЛИ, информационный мультиплексор,причем ко второму адресному входу блока ПОДКПЮЧВНЫ ПЕРВЫЕ ВХОДЫ ИЗ ГРУППЫ адресных входов адресного и информационного мультиплексоров, к информационному входу-выходу блока подключены первые информационные входы адресного и информационного мультиплексоров и информационный выход узла выходных усилителей,информационный вход Номера зоны блока соединен с информационным входом узла обнуления признаков значимости и вторым информационным входом адресного мультиплексора, к входу управления выборкой и комплектацией блока подключены вторые адресные входы адресного и информационного мультиплексоров, к входам управленияциклом работы блока подключены входы разрешения адресного и информационного мультиплексоров, управляющий вход регистра адреса, управляющий вход узла обнуления признаков значимости и первые входы второго элемента И, второго элемента ИЛИ,управляющий вход формирователя признаков ЗННЧИМОСТИ И УПраВЛЯЮЩИЙ ВХОД мультиплексора записываемых контрольных разрядов,первьпй адресный вход блока соединен с первым входом первого элемента И и вторым входом второго элемента И, к входу разрешения выдачи данных блока подключен второй вход Первого элемента И, к выходу которого подключен управляющий вход узла выходных усилителей, информационный вход которого,первый, второй, третий информационные входы узла контроля информации, информационный вход узла контроля признаков значимости и первый информационный вход узла сравнения подключены к информационНЫМ ВЫХОДНМ УЗЛОВ ПЕМЯТИ признаков ЗННЧИмости, разрядов адресных признаков и контрольных разрядов, выход второго элемента ИЛИ соединен с первыми адресными ВХОДЗМИ УЗЛОВ памяти ПРИЗНЕКОВ ЗНЗЧИМОСТИ,разрядов адресных признаков и контрольных разрядов, выход регистра адреса подключен к вторым адресным входам узлов памяти признаков значимости, разрядов адресных признаков и контрольных разрядов, первьп 71 и второй информационные входы узла памяти признаков значимости подключены соответственно к информационным выходам узла обнуления признаков значимости и формирователя признаков значимости, выход информационного мультиплексора соединен с информационными входами формирователя контрольного разряда и мультиплексора записываемых контрольных разрядов, информационными входами узла памяти разрядов адресных признаков, формирователя признаков значимости и узла сравнения, третий информационный вход которого подключен к входу узла памяти разрядов адресных признаков, второй информационный вход мультиПЛСКСОРЕ ЗЗПИСЫВЗСМЬЕХ КОНТРОЛЬНЫХ разрядов СОВДИНВН С ВЫХОДОМ формирователя контрольного разряда, выход мультиплексора записываемых контрольных разрядов соединен с информационным входом узла памяти контрольных разрядов, информационные выходы узлов контроля информации и контроля признаков значимости соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого подключен к информационному выходу блока, выход признака готовности команд которого соединен С ВЫХОДОМ узла сравнения, а ВЬЕХОД ВДРССНОГОмультиплексора подключен к информационному входу регистра адреса.4. Устройство по п.1, отличающееся тем, что блок регистров состояний содержит регистр состояний. мультиплексор, регистр уточненного состояния, два узла выходных усилителей, элемент И, причем- первый информационный вход мультиплексора, информационный вход регистра состояний и выходы первого и второго узлов выходных усилителей подключены к информационному входу-выходу блока, второй информационный вход мультиплексора является информационным входом блока, управляющий вход регистра состояний, входы разрешения мультиплексора, управляющий вход регистра уточненного состояния соединены со входами управления приемом информации блока,первый и второй входы элемента И являются соответственно адресным входом и входом разрешения выдачи данных блока, выходы признаков выборки И комплектации блока и информационный выход регистра состояний подюпочены к информационным входам первого узла выходных усилителей, третий информационный вход мультиплексора и информационный вход второго выходного усилителя подключены к информационному выходу регистра угочненного состояния, информационный вход которого соединен с выходом мультиплексора, управляющие входы второго и первого узла выходных усилителей подключены к выходу элемента И.5. Устройство по п. 1, отличающееся тем, что блок регистра адреса содержит регистр адреса,три узла сравнения, децщфратор номера внешнего регистра, дублирующий регистр адреса, два узла выходных усилителей, элемент И, причем управляющие входы регистра адреса и дублирующего регистра адреса соединены со входами управления приемом информации блока, информационный вход регистра адреса и выходы узлов вьпсодньтх усилителей соединены с информационным входом-выходом блока, управляющий вход первого узла выходных усилителей и первый вход элемента И подключены ко входу управления вьщачей данных блока, информационный выход регистра адреса подключен к информационным выходам первой группы блока и к информационным входам первого,второго, третьего узлов сравнения, дешифратора номера внешнего регистра, дублируюЩего регистра адреса и первого узла выходньос усилителей, информационный вход второго узла выходных усилителей подключен к информационному выходу дублирующего регистра адреса, управляющий вход второго вьоюдного усилителя соединен с выходом элемента И, второй вход которого подключенк выходу Дешифратора номера внешнего регистра, выходы которого и выходы первою,второго и третьего узлов сравнения соединены с информационными выходами второй группы блока.б. Устройство по п. 1, отличающееся тем, что блок сумматора содержит мультиплексор первого операнда, мультиплексор второго операнда, сумматор и узел выходных усилителей,причем адресные входы мультиплексоров и управляющий вход узла выходных усилителей соединены с первойлгруппой входов блока,информационный вход мультиплексора перВОГО операнда ЯВЛЯЕТСЯ ВТОРЫМ ВХОДОМ блока,первая группа адресных входов мультиплексора первого операнда является входом седьмой группы блока, вторая группа адресных входов мультиплексора первого операнда является шестой труппой входов блока, адресный вход мультиплексора второго операнда является третьим входом блока, первый информационный вход мультиплексора второго операнда - пятым входом блока, второй информационный вход четвертым входом блока, выходы узла выходных усилителей являются группой выходов блока, выходы мультиплексоров первого и второго операндов соединены соответственно с первым и вторым информационными входами сумматора, выход которого соединен с информатшонным входом узла выходных усилителей.7. Устройство по п.1, отличающееся тем, что блок регистров содержит регистр маски си СТСМЬХ, РЕГИСТР маски ПОЛЬЗОВНТВЛЯ, МУЛЬТИплексор регистров маски, пять элементов И,регистр таблицы страниц пользователя,регистр таблицы страниц системы, мультиплексор регистров таблгщ, причем информаЦИОННЫЕ БХОДЫ регистров маски СИСТЕМЫ,маски пользователя, таблицы страниц пользователя и таблицы страниц системы соединены с информационными входами первой группы блока, управляющий вход которого подключен к управляют/гм входам регистров маски системы, маски пользователя, таблтщы страниц пользователя, таблицы страниц системы, информационные входы второй группы блока соединены с первыми входами ПЕРВОГО, ВТОРОГО, ТрБТЬВГО, четвертого И ПЯтого элементов И, адресные входы мультиплексоров регистров маски и регистров таблиц соединены с информационными входами третьей группы блока, выходы элементов И подключены к выходам первой группы блока, ВЫХОД мультиплексора регистров таблиц соединен с вьхходами второй группы блока, выходы регистров маски системы и маски ПОЛЬЭОВЗТЗЛЯ ПОДКЛЮЧЕНЬЕ СООТВЕТСТВЕнно к первому и второму информационным ВХОДЗМ МУЛЬТИПЛВКСОрЗ. рВГИСТВОВ МЗСКИ, ВЫ