Логическое устройство

(55) Шагургш И.И. Транэнсторнотран зисторные логические схемы. - М. Сов. радио, 1974, с. 1115, рнс.4.18.ш-гпульсной тешикн. Логическое устройство (НУ) Ъюдерштг входной согластощнй каскад 1 с парафазньши выходами, включающий диоды Кьтткн 8, 19,диоды 2, 13, 20, резисторы 5, 7, . входной б и вьосодной 9 транзисторы Пьттки, транзистор Пюдгтки 18, выходной транзистор 14, элемент памяти 11 с входами 10 и 15, выводом питания 16 и общим выводом 17. ЛУ имеет также шину питания д и общую шину 12. НУ имеет низкую мощность потребления.Целью изобретения является сииже 5 ние мощности потреблении путем совмещения нсточниов тока базы выходных транзисторов парафазных выходов каскада.На чертеже приведена электрическая схема предложенного логического УСТ ройства.Устройство вклчает входной согласующи каскад 1 с парафазными выходами, содержащий первый диод 2, катод которого образует 3 устройства, а П анод, подключенный к шине питания 4 через первы резистор 5, соединен с базой входного транзистора Щоттки 6. Коллектор транзистора Пюттхи 6 соединен с шиной питания 4 через второй резистор 7, а его эмиттер, соединенный с входом устройства 3 через первый диод Шоттки 8, вклченньй в направлении входу 3 устройства, соединен с базой первого выходного транзистора ПЬттки 9. Коллектор транзистора 9, образующи инверсный выход каскада, соединен с первым входом 10 элемента памяти 11, а его эмиттер,соединенный с общей шиной 12 через диод 13, включенны в направлении к шине 12, соединен с эмиттером второго выходного транзистора 14. Коллектор транзистора 14 образует прямой выход каскада и соединен с входом 15 элемента памяти 11. Вывод питания 16 элемента памяти 11 соединен с шиной питания 4, а его общий вывод 17 соединен с общей шиной 12. База транзис-40 тора 6 соединена с базой дополнительного транзистора Шоттки 18 через второй диод Шоттки 19, тзкшоченнътй в направлении К транзистору 18. Эмиттер транзистора 18 соединен с коллектором транзистора 9, его коллектор соединен с базой транзистора 14, которая сседиена с коллекторомтраизистора 6 через дополнительный диод 20,включенный В Направлении К базе тран-50 зистора 14.При подаче на зкоп чстройстза низкого уровия сигнала Ед О В на базе транзистора 6 устанавливается потенЦНаЛ ВЗВНЬЙ Па, что обеспечивает закрытое состояние транзисторов 6 и 9. Поскольку трлн истор 9 закрыт. На входе 10 ЭПеМеэ, плмяти истаива30, ливается высокий уровень Напряжения,транзистор 18 при этом токе закрыт, а через диод 20 в базу транзистора14 протекает ток, определяемый резистором 7 и обеспечивающн открытое состояние транзистора 1 д на коллекторе которого устанавливается низкий уровень напряжения, Попадаюши на вход 15 элемента памяти 11.При подаче на вход 3 высокого уровня напряжения П, 2,4 В на базе транзистора 6 устанавливается потенЦиал равный 2 НЕЕ Из, что ведет к отпирании транзисторов 6 и 9. При этом потенциал коллекторов транзисторов 6 и 9 снижается, приводя к отпирани транзистора 18 и задиранию транзистора 14. Ток базы транзистора 6 при этом разветвляется по двум цепям через переходы база эмиттер транзисторов 6 и 9 н через диод Шоттки 19 и переход база эмиттерактивный режим работы транзисторов6 и 9, отпирание транзистора 18 и ускоренное запирание транзистора 14. Таким образом, на входе 10 элемента памяти 11 устанавливается низкий уровень напряиения, на входе 15 высокий.Предложенное техническое решение логического Устройства обеспечивает снижение мощности потребления за счет снижения мощности потребляемой входнымакаскадом путем совмещения источников тока базы выходных транзисторов парафазных выходов. 1Логическое устройство, включающее входной согласующи каскад с парафа 3 нымн выходами, содержали два диода Шоттки, первый диод, катод которого соедиен с входом устройства, а анод ПОДКЛЮЧЕН К ПДП-ЕЕ ПНТЭННЯ ЧЕРЕЗ ПЕР вый резистор и соединен с базой входного транзистора Шоттки. коллектор которого соединен с шиной питания через второй резистор, а эмиттер соединен С входом устройстве черепервый диод Шоттки акдлченньт 3 направлении к вхот ттоэйстг Подключен к базе л го зыхснсг 1 транзистора Шотткя, хсглектср кт.шго соединен с инзесзым кеда и подключен х мента памяти, з А щей шиной челе тиный в направлении к общей шине, н подКЛЪОЧЕН К эмиттер) ВТОРОГО ВЫХОДНОГО транзистора Шоттки коллектор котороГО СОЕДРП-ЕН С ПРЯМЪЩ ВЫХОДОМ каскада н подключен к второму входу элемента памяти, вьшод питания элемента памяти соединен с шиной питания, а его общий вывод - с общей шиной, о т л нч а ю щ е е с я тем, что, с целью снижения мощности потребления, в него введены дополнительный транзистор Шотткн н дополнительны диод, коллек 1395103тор дополнительного транзистора соег динен с базой-второго выходного тран зистора, ЕГО эмиттер соединен с коплектором первого выходного транзис тора, а его база подключена к катоду второго диода Шоттки анод которого соединен с базой входного транзистора, а коллектор входного транзистора соединен с базой второго выходного транзистора через дополнительный дноц включенны в направлении к базе Евторого выходного транзистора.ННгЕН Государственного комитета СССР