Устройство декодирования для коррекции модуля ошибок

Есть еще 1 страница.

Смотреть все страницы или скачать PDF файл.

Текст

Смотреть все

(51)11 29/00 НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ УСТРОЙСТВО ДЕКОДИРОВАНИЯ ДЛЯ КОРРЕКЦИИ МОДУЛЯ ОШИБОК(71) Заявитель Учреждение образования Белорусский государственный университет информатики и радиоэлектроники(72) Авторы Земляков Алексей Леонидович Конопелько Валерий Константинович Липницкий Валерий Антонович(73) Патентообладатель Учреждение образования Белорусский государственный университет информатики и радиоэлектроники(57) Устройство декодирования для коррекции модуля ошибок, содержащее блок вычисления синдрома, первый и второй дешифраторы указания степени элементов поля, блок корректирующих сумматоров по модулю два, селектор указания начального местоположения ошибок,селектор указания текущего местоположения ошибок, причем входы блока вычисления синдрома и первые входы блока корректирующих сумматоров по модулю два объединены и являются входами устройства, первые и вторые выходы блока вычисления синдрома соединены со входами первого и второго дешифраторов указания степени элементов поля соответственно,выходы первого дешифратора указания степени элементов поля соединены с соответствующи Фиг. 1 7195 1 2005.09.30 ми объединенными первыми входами селектора указания начального местоположения ошибок и селектора указания текущего местоположения ошибок, выходы второго дешифратора указания степени элементов поля соединены с соответствующими вторыми входами селектора указания начального местоположения ошибок, выходы селектора указания текущего местоположения ошибок соединены со вторыми входами блока корректирующих сумматоров по модулю два, выходы которого являются выходами устройства, отличающееся тем, что содержит блок формирования векторов норм синдромов, входы которого соединены с выходами селектора указания начального местоположения ошибок, а выходы являются вторыми входами селектора указания текущего местоположения ошибок. Изобретение относится к области вычислительной техники, в частности к устройствам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств. Целью изобретения является повышение быстродействия как за счет уменьшения числа задержек на последовательно соединенных элементах, так и благодаря регулярной и однородной структуре селекторов указания начального и текущего местоположения ошибок. Это достигается применением проверочной матрицы укороченного однородного -кода, введением блока формирования векторов норм синдромов, новых связей. Известно устройство декодирования для коррекции модульных ошибок кодами, не содержащими в одной из половин единичных подматриц , которое состоит из блока вычисления синдрома, блока определения местоположения ошибочных разрядов, блока вычисления частных синдромов, блока сравнения, блока элементов И и блока корректирующих сумматоров по модулю два 1. Однако данное устройство отличается значительной сложностью из-за больших аппаратурных затрат на построение блока определения местоположения ошибочных разрядов. Наиболее близким к предлагаемому изобретению является устройство декодирования для коррекции двойных ошибок с высоким быстродействием, содержащее блок вычисления синдрома, первый и второй дешифраторы указания степени элементов поля, блок корректирующих сумматоров по модулю два, первый и второй селекторы указания начального и текущего местоположения ошибок, причем входы блока вычисления синдрома и первые ходы блока корректирующих сумматоров по модулю два объединены и являются входами устройства,выходы блока корректирующих сумматоров по модулю два являются выходами устройства,первые и вторые выходы блока вычисления синдрома соединены соответственно со входами первого и второго дешифраторов указания степени элементов поля, выходы первого дешифратора указания степени элементов поля соединены с соответствующими объединенными первыми входами первого и второго селекторов указания начального и текущего местоположения ошибок, выходы второго дешифратора указания степени элементов поля соединены с соответствующими вторыми входами первого селектора указания начального местоположения ошибок, выходы второго селектора указания текущего местоположения ошибок соединены со вторыми входами блока корректирующих сумматоров по модулю два 2. Однако данное устройство не позволяет корректировать модульные ошибки. В техническом решении поставлена задача расширения функциональных возможностей устройства декодирования за счет коррекции не только двойных, но и модульных ошибок с высоким быстродействием. Решение поставленной задачи достигается тем, что устройство декодирования для коррекции модуля ошибок, содержащее блок вычисления синдрома, первый и второй дешифраторы указания степени элементов поля, блок корректирующих сумматоров по модулю два, селектор указания начального местоположения ошибок, селектор указания текущего местоположения ошибок, причем входы блока вычисления синдрома и первые входы блока корректирующих сумматоров по модулю два объединены и являются входами устройства,первые и вторые выходы блока вычисления синдрома соединены со входами первого и вто 2 7195 1 2005.09.30 рого дешифраторов указания степени элементов поля соответственно, выходы первого дешифратора указания степени элементов поля соединены с соответствующими объединенными первыми входами селектора указания начального местоположения ошибок и селектора указания текущего местоположения ошибок, выходы второго дешифратора указания степени элементов поля соединены с соответствующими вторыми входами селектора указания начального местоположения ошибок, выходы селектора указания текущего местоположения ошибок соединены со вторыми входами блока корректирующих сумматоров по модулю два, выходы которого являются выходами устройства, отличающееся тем, что содержит блок формирования векторов норм синдромов, входы которого соединены с выходами селектора указания начального местоположения ошибок, а выходы являются вторыми входами селектора указания текущего местоположения ошибок. Сущность данного изобретения заключается в том, что предлагаемое устройство корректирует ошибки любой кратности в пределах модуля с высоким быстродействием за счет применения специальной обработки кода Рида-Соломона, введения в устройство блока формирования векторов норм синдромов и новых связей. Предложение иллюстрируется следующими чертежами. На фиг. 1 представлена блоксхема устройства, на фиг. 2 - проверочная матрица укороченного кода Рида-Соломона, на фиг. 3 - селектор указания начального местоположения ошибок, на фиг. 4 - селектор указания текущего местоположения ошибок, на фиг. 5 - блок формирования векторов норм синдромов. Реализации блока вычисления синдрома, первого и второго дешифраторов указания степени элементов поля, блока корректирующих сумматоров по модулю два известна 2. В этих блоках используются элементы И, ИЛИ, НЕ, сумматоры по модулю два. В селекторе указания начального местоположения ошибок и селекторе указания текущего местоположения ошибок точка на пересечении вертикальных и горизонтальных шин означает элемент И. Устройство декодирования для коррекции модулей ошибок содержит блок вычисления синдрома 1, входы 2 которого и первые входы блока корректирующих сумматоров 3 по модулю два объединены, и являются входами устройства, первые 4 и вторые 5 выходы блока вычисления синдрома соединены со входами первого 6 и второго 7 дешифраторов указания степени элементов поля соответственно, выходы 8 первого дешифратора указания степени элементов поля соединены с соответствующими объединенными первыми входами селектора указания начального местоположения ошибок 9 и селектора указания текущего местоположения ошибок 10, выходы 11 второго дешифратора указания степени элементов поля соединены со вторыми входами селектора указания начального местоположения ошибок, выходы 12 селектора указания начального местоположения ошибок соединены с входами блока формирования векторов норм синдромов 13, выходы 14 которого являются вторыми входами селектора указания текущего местоположения ошибок, выходы 15 которого соединены со вторыми входами блока корректирующих сумматоров по модулю два, выходы 16 которого являются выходами устройства (фиг. 1). В предложенном устройстве используется проверочная матрица Н укороченного кода Рида-Соломона, построенная по методу, основанном на вычеркивании столбцов единичного веса 3. На фиг. 2 в качестве примера конкретного исполнения для кода длины 30 представлена проверочная матрица Н(30,20) укороченного кода Рида-Соломона. При появлении ошибок значения синдрома(12)т(, )т. Как видно из таблицы значения(1,2)т для всех возможных сочетаний ошибок в пределах модуля длины 5 не пересекаются со значениями синдромов для одиночных и двойных ошибок. Колонка Нормав таблице показывает значение нормы синдрома, которая вычисляется следующим образом31, гдеи- степени элементов поляипри двоичном представлении синдрома . Устройство работает следующим образом. Кодовое слово укороченного кода РидаСоломона, задаваемого матрицей Н (фиг. 2), поступает на вход блока вычисления синдрома 1, где вычисляется синдром(12)т(, )т. Например, при одиночной ошибке 3 7195 1 2005.09.30 в первом разряде синдром(1,2)т(0/0)т(0000100001)т. На первый 6 и второй 7 дешифраторы соответственно поступают 1(00001) и 2(00001). На одном из выходов 8 и 11, соответствующих дешифруемому 0, появятся единичные сигналы, которые поступают на входы селектора указания начального местоположения ошибок 9. В результате этого на том из выходов 12, которому соответствует 0 для(0/0)т (фиг. 3), появится единичный сигнал. В блоке формирования векторов норм синдромов 13 этот единичный сигнал сформирует на выходы 14 сигнал, который поступит на вторые входы селектора указания текущего местоположения ошибок 10. На одном из выходов 15 блока 10 появится единичный сигнал, который в блоке коррекции поступит на первый разряд, что обеспечит исправление ошибочного разряда и выдачу на выход верной информации. Блок формирования векторов норм синдромов 13 предназначен для обеспечения подключения нескольких норм к одним и тем же входам 14 блока 10. Причем объединение некоторых выходов с нормами 0,2,4,6,8 осуществляется по схеме проводное ИЛИ, а подключение других норм ко входам 14 блока 10 обеспечивается при помощи элементов ИЛИ блока 13. Например, при векторе ошибки модуля(01110) норма синдрома 24. При этом необходимо разветвление входа 12 с нормой 24 на три вертикальных входа 20,21,22 (фиг. 4), для чего используется элемент ИЛИ (фиг. 5). Технико-экономическое преимущество предложенного устройства декодирования для коррекции модуля ошибок по сравнению с прототипом заключается в расширении функциональных возможностей устройства по коррекции ошибок. А именно известное устройство позволяет исправлять одиночные и двойные ошибки с высоким быстродействием, тогда как предложенное устройство позволяет исправлять дополнительно и модульные ошибки (длина модуля 5) с высоким быстродействием. Таким образом, предложенное устройство обладает более широкими возможностями по коррекции ошибок. Вектора ошибок, синдромы и нормы синдромов Вектор ошибки кодового слова 1 10000 00000 00000 00000 00000 00000 00000 10000 00000 00000 00000 00000 00000 00000 10000 00000 00000 00000 00000 00000 00000 10000 00000 00000 00000 00000 00000 00000 10000 00000 00000 00000 00000 00000 00000 10000 01000 00000 00000 00000 00000 00000 00000 01000 00000 00000 00000 00000 00000 00000 01000 00000 00000 00000 00000 00000 00000 01000 00000 00000 00000 00000 00000 00000 01000 00000 00000 00000 00000 00000 00000 01000 00100 00000 00000 00000 00000 00000 00000 00100 00000 00000 00000 00000 00000 00000 00100 00000 00000 00000 00000 00000 00000 00100 00000 00000 00000 00000 00000 00000 00100 00000 00000 00000 00000 00000 00000 00100 Источники информации 1. А.с. СССР 1741177, 1992. 2. А.с. СССР 1833968, 1993. 3. Конопелько В.К. Помехоустойчивое кодирование в радиотехнических системах передачи информации. Ч. 5. Однородные коды Методическое пособие.- Мн. МРТИ, 1993. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 9

МПК / Метки

МПК: G11C 29/00

Метки: модуля, устройство, коррекции, декодирования, ошибок

Код ссылки

<a href="http://bypatents.com/9-7195-ustrojjstvo-dekodirovaniya-dlya-korrekcii-modulya-oshibok.html" rel="bookmark" title="База патентов Беларуси">Устройство декодирования для коррекции модуля ошибок</a>

Похожие патенты