Вычислительное устройство унитарных кодов по модулю три

Номер патента: 17942

Опубликовано: 28.02.2014

Автор: Супрун Валерий Павлович

Скачать PDF файл.

Текст

Смотреть все

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Автор Супрун Валерий Павлович(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство унитарных кодов по модулю три, характеризующееся тем, что содержит элемент ИЛИ-НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход которого соединен с выходом устройства равно нулю и с первым входом элемента ИЛИ-НЕ, выход которого соединен с выходом устройства равно единице, а второй вход - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с выходом устройства равно двум, вход устройства равно нулю -го операнда, где 1, 2, соединен с -м входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с -м инверсным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, -й вход которого соединен с (21)-м и (22)-м входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со входом устройства равно двум -го операнда,управляющий вход устройства соединен с третьим, четвертым и пятым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять. Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известен сумматор унитарных кодов по модулю три, который предназначен для выполнения операции( 3). Сумматор содержит три элемента ИСКЛЮЧАЮ 17942 1 2014.02.28 ЩЕЕ ИЛИ с порогом два, пять входов и три выхода 1, а его сложность (по числу входов логических элементов) равна 18. Известный сумматор, как и заявляемое устройство, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход которого соединен с выходом устройства равно нулю. Недостатком известного сумматора являются низкие функциональные возможности, поскольку сумматор не позволяет вычислять в унитарных кодах операцию ( 3). Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является вычислительное устройство унитарных кодов по модулю три, которое содержит три элемента И, четыре мажоритарных элемента с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, элемент РАВНОЗНАЧНОСТЬ,шесть информационных и один управляющий входов, три выхода 2. Сложность вычислительного устройства равна 32, а быстродействие - 2, где- задержка на логический элемент. Устройство-прототип, как и данное изобретение, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, выход которого соединен с выходом устройства равно двум результата выполнения операции (АВ)( 3). Недостатком известного вычислительного устройства является высокая конструктивная сложность. Изобретение направлено на решение технической задачи понижения конструктивной сложности (по числу входов логических элементов) вычислительного устройства, выполняющего в унитарных кодах операцию ( 3). Вычислительное устройство унитарных кодов по модулю три характеризуется тем,что содержит элемент ИЛИ-НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом устройства равно нулю и с первым входом элемента ИЛИ-НЕ. Выход элемента ИЛИ-НЕ соединен с выходом устройства равно единице, а второй вход - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с выходом устройства равно двум. Вход устройства равно нулю -го операнда, где 1, 2, соединен с -м входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с -м инверсным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять. Причем -й вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять соединен с (21)-м и (22)-м входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с входом устройства равно двум -го операнда. Управляющий вход устройства соединен с третьим, четвертым и пятым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять. Основной технический результат изобретения заключается в понижении конструктивной сложности вычислительного устройства. Названный технический результат достигается путем введения в логическую схему новых логических элементов (элемента ИЛИ-НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два) с последующим изменением связей между элементами логической схемы устройства. На фигуре представлена логическая схема вычислительного устройства унитарных кодов по модулю три. Устройство содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять 2, элемент ИЛИ-НЕ 3, четыре информационных входа 47, управляющий вход 8, три выхода 9, 10 и 11. Вычислительное устройство унитарных кодов по модулю три работает следующим образом. На информационные входы вычислительного устройства 4 и 6 поступают разряды равно нулю и равно двум унитарного двоичного кода первого операнда(0, 1, 2) 2 17942 1 2014.02.28 на входы 5 и 7 - разряды равно нулю и равно двум унитарного двоичного кода второго операнда(0, 1, 2), где 0 , 1,2 ,0 ,,2 0,. При этом 1 итогда и только тогда, когда( 3) и( 3), где 0, 1, 2. На управляющий вход устройства 8 подается сигнал , принимающий значения из множества 0,1, где 0, есличетное, 1 в противном случае. На выходах устройства 9, 10 и 11 формируется унитарный двоичный код(0, , 2) результата выполнения операции (( 3). Здесь 0 ,,20,1 и 1 тогда и только тогда, когда (( 3), где 0, 1, 2. входы выходы Унитарный двоичный Унитарный двоич- Унитарный двоичный Управляющий код результата выполный код первого код второго операнда двоичный сигнал нения операции операнда 0 1 а 2 0 1 2 0 1,2 8 4 6 5 7 9 10 11 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 0 1 0 Отметим, что при реализации операции возведения в степень возникает неопределенность типа 00. Так как в модулярной арифметике 0( ), то 00 РР 0( ). Следовательно, здесь полагаем, что 00 0( 3). Логические функции 0, 1 и 2, реализуемые на выходах вычислительного устройства унитарных кодов по модулю три, представлены посредством таблицы истинности (таблица). Логическая схема заявляемого вычислительного устройства унитарных кодов по модулю три синтезирована на основе применения следующих аналитических представлений логических функций 0, 1 и 2 1, если 002 22 22,00 в противном случае, 3 17942 1 2014.02.28 1, если 002235,и 102 . 20 в противном случае, Основным достоинством заявляемого вычислительного устройства унитарных кодов по модулю три является низкая конструктивная сложность (по числу входов логических элементов), равная 15, в то время как сложность устройства-прототипа равна 32. Дополнительным достоинством устройства является относительно небольшое число внешних выводов (четыре информационных входа и один управляющий вход, три выхода). Устройство-прототип имеет 10 внешних выводов. При этом заявляемое устройство и устройство-прототип имеют одинаковое быстродействие, определяемое глубиной логической схемы, которое равно 2, где- задержка на один логический элемент. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4

МПК / Метки

МПК: G06F 7/38

Метки: вычислительное, унитарных, три, кодов, модулю, устройство

Код ссылки

<a href="http://bypatents.com/4-17942-vychislitelnoe-ustrojjstvo-unitarnyh-kodov-po-modulyu-tri.html" rel="bookmark" title="База патентов Беларуси">Вычислительное устройство унитарных кодов по модулю три</a>

Похожие патенты